This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

SEMICONDUCTOR STORAGE DEVICE

Patent Number:

JP1112590

Publication date:

1989-05-01

Inventor(s):

FUJIWARA ATSUSHI; others: 01

Applicant(s)::

MATSUSHITA ELECTRIC IND CO LTD

Requested Patent:

☐ JP1112590

Application

JP19870269654 19871026

Priority Number(s):

IPC Classification:

G11C11/34

EC Classification:

Equivalents:

Abstract

PURPOSE:To attain high-speed readout and also to reduce the capacity of bit lines and the area of chips by detecting a potential difference on a bit line pair by a sense transistor (TR), and connecting it to a sub-bit line via the readout TR.

CONSTITUTION:In reading out the information of, e.g., a memory cell 48, at first a word line 49 is selected and a signal charge is read by a bit line 1. In selecting a readout signal line 50 next, the charge in the sub bit line 25 flows through a TR 17 and a sense TR 9 and the charge in the sub-bit line 26 flows through a TR 18 and the sense TR 9. A potential difference caused between the bit lines 25 and 26 is amplified by a sense amplifier 29. In selecting a write signal line 51, the potential difference between the bit lines 1 and 2 is further amplified. Moreover, the original data is written again in the cell 48 simultaneously. Thus, the bit line capacity and the chip area are reduced and high-speed readout is attained.

平1-112590 @ 公 開 特 許 公 報 (A)

@Int_CI_4

識別記号

庁内整理番号

母公開 平成1年(1989)5月1日

G 11 C 11/34

362

B - 8522 - 5B

審査請求 未請求 発明の数 1 (全4頁)

49発明の名称 半導体記憶装置

> ②特 願 昭62-269654

願 昭62(1987)10月26日 29出

砂発 明 者 原 淳

大阪府門真市大字門真1006番地 松下電器産業株式会社内

⑫発 明 者

ш 田

俊 郎

大阪府門真市大字門真1006番地 松下電器產業株式会社内

松下電器産業株式会社 ⑪出 願 人

大阪府門真市大字門真1006番地

20代 理 人 弁理士 中尾 敏男 外1名

1、発明の名称

半導体記憶装置

2、特許請求の範囲

ゲート電極に第1のピット線を接続した第1の センス用トランジスタと、このセンス用トランジ スタのドレイン電極を第1の副ピット線に接続す る読みだしトランジスタと、前記ピット線と対をなす 第2のピット線をゲート電極に接続した第2のセ ンス用トランジスタと、この第2のセンス用トラ ンジスタのドレイン電極を前記副ピット級と対を なす第2の副ピット線に接続する第2の読みだし トランジスタと、前記第1,第2の副ピット線上 に出力された相補型出力を増幅するセンスアンプ と、前記第1の副ピット娘と前記第2のピット級 を接続する第1の書き込みトランジスタと、前記 第2の副ピット線と前記第1のピット線を接続す。 る第2の哲き込みトランジスタを備えてなる半導 体記憶装盤。

3、発明の詳細な説明

産菜上の利用分野

本発明は半導体記憶装置に関するものである。 従来の技術

第2図は従来のDRAMのメモリセルアレイ構 を示す図である。ピット線対101と102, 103と104はそれぞれセンスアンプ105, 10日に接続されている。ととで、第2図中に示 すメモリセル107左いし108はワード線109 に接続されており、各メモリセルは第3図に示す よりに信号電荷蓄質用コンデンサ201がゲート 電板をワード線109に接続した読みだし用MOS トランジスタ202を介してピット線203に接 棿されている。

メモリセル10Tからデータを読み出す場合の 動作を説明する。まず、ワード線109が選択さ れ、メモリセル107内の読みだし用MOSトラ ンジスタが導通し信号電荷がビット線101に読 み出され、その結果、ビット線101とビット線 102間に微小な電位差を生じ、これをセンスア ンプ105で増幅し、デコーダ110亿より指定 されたMOSトランジスタ111,112を介してデータ扱113,114に信号電圧が読み出される。

発明が解決しよりとする問題点

問題点を解決するための手段

本発明の半導体記憶装置は、ゲート電極にビット線を接続したセンス用トランジスタと、このセ

ことができ、さらに書き込みトランジスタを通し てピット線に正帰環がかかるので高速の読み出し が可能になるものである。

夹 施 例

以下、本発明の実施例を図面を容照して説明する。

 ンス用トランジスタのドレイン電極を副ピット級に接続する読み出しトランジスタと、前記ピピット級をゲート電極に接続した第2のセンス用トランジスタと、この第2のセンス用トランジスタのドレイン電極を統立のピット級と対をなす第2の副ピット級と同ピピッと、前記副ピット級と対をなすが2の副ピット級配ピッスを増加した。第1の副ピット級と第2の音を込みトランジスタと、第2の音を込みトランジスタを備えるものである。

作 用

ピット線対上の電位差をセンス用トランジスタで で検出し、その信号を読み出しトランジスタを介 して副ピット線に接続することによりひとつのピット線に接続されるメモリセルの数を少なくし、 ピット線容量の低減をはかりながら、ビット線の 分割数が増加してもセンスアンプ、コラムデコー ダの数は増加しないのでチップ面積の増加を防ぐ

ジスタ40ないし47を介して副ピット線26ないし28に接続されている。

次に、第1図に示したとの発明の突施例の動作 の概略について説明する

まず、副ピット線25ないし28と、ピット線 1 ないし8を V_{oo}/2 にブリチャージしておく。

たとえばメモリセル48の竹報を読み出す場合、まず、ワード級49が選択され、メモリセル48内のスイッチングトランジスタが弱通し、信号電荷がピット級1に読み出され、その結果ピット級1の電位と1ビット級2の電位の間に嵌小な電位差が生じる。

スタ9とセンス用トランジスタ10を流れる電荷 母に差が生じる。

その結果、副ピット娘2日と副ピット娘26の 間に電位差が生じる。との電位差をセンスアンプ 29によって増幅する。副ピット級25と副ピッ ト線28の間の電位差がある程度増幅されたとこ ろで啓き込み信号級B1を選択し客き込みトラン ジスタ40,41を導通にすると副ピット線25 とピット級、副ピット級28とピット級1が接続 され、ビット線1とピット線2の電位差はさらに 大きくなり、副ピット線25と副ピット級26の 既位差は急激に増幅される。また、それと同時に メモリセル48にもとのデータが再替き込みされ る。

以上のように、8個のトランジスタを設けるだ けでピット線対を分割することができるのでピッ ト級の分割に伴うチップ面積の増加を防ぎながら ピット線の容量を低波することができ、さらにピ ット線には、沓き込み用トランジスタを通して正 帰還がかかるので高速の読み出しが可能になる。

節 1 図

49

発明の効果


本発明によれば、ピット線を多数に分割すると とができるため、ひとつのピット段に接続される メモリセルの敵を少なくすることができ、その結 果、ビット線容量の低減が可能である。また、ビ っト線を分割したためのチップ面積の増加を小さ く抑え、ビット線に正帰還をかけることにより高 速の読み出しを可能にする。

4、図面の簡単な説明

第1図は本発明の実施例における半導体記憶装 置の構成図、第2図は従来における半導体記憶装 置の構成図、第3図は第2図中に示したメモリセ ルの実際の構成を示す回路図である。

1~8……ピット線、9~16……センス用ト ランジスタ、1て~24……読みだしトランジス タ、25~28……副ピット線、28,30…… センスアンプ、40~47……容き込みトランジ スタ。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名




2/ 46 23 セ T39 ス ア 28

1~8~ビット線 9~16…センス用トランジスタ 17~24…読み出しトランジスタ 25~28…副ビット線 29, 30 - センスアンプ 31~34…コラムスイッチ 38.39…デコード信号 40~47… 沓き込みトランジスタ

30

35 36

\$5 2 ⊠



ま 3 図

